GEI816 - Vérification fonctionnelle des systèmes numériques mixtes

Cible(s) de formation

Définir un plan de vérification détaillant les objectifs de couverture, les scénarios de stimulation et les méthodes de collecte et d'analyse des réactions du système sous étude. Exploiter les éléments d’un banc de test hiérarchique avec génération aléatoire de stimuli pour valider un circuit numérique mixte complexe par la vérification fonctionnelle. Concevoir et mettre en œuvre des objets de vérification unitaires permettant de rapporter des erreurs et de collecter les métriques de couverture pendant des simulations fonctionnelles.

Contenu

Plan de vérification : analyse de devis de conception, définition des éléments à vérifier, description des scénarios de stimuli, composition de la couverture à obtenir. Environnement de vérification : simulation fonctionnelle, test dirigé, test aléatoire, régression, programmation orientée objet, héritage, construction des objets de vérification, extraction des signaux internes à vérifier, interprétation du rapport de couverture. Vérification fonctionnelle : assertion, point de couverture, groupe de couverture, modélisation de comportements temporels, langage de description par propriété, par exemple System Verilog Assertions.

Préalable(s)

(GEN420 et GEN430)

Avoir obtenu 82.00 crédits

Antérieure(s)

(GEN241 et (GEL242 ou GIF270))

---

* Sujet à changement